米CMOS器件中超淺結離子摻雜新技術

1 引言

　　近幾年來，IC芯片設計、芯片制造、測試和封裝技術都取得了長足的進展，整個產業鏈的各個環節都在配套發展。“中國芯”與“外國芯”制造水平的差距正在縮短。盡管芯片特征尺寸0.25~0.18mm的CMOS 工藝仍是當前制備IC的主流技術，但0.13mm技術已開始進入生產領域，例如晶圓制造企業已能加工0.18mm~0.13mm技術的芯片，今后5~10年將面臨特征尺寸90nm以下的CMOS 工藝的挑戰[1,2]。不僅如此，超大規模集成電路（VLSI）和特大規模集成電路（ULSI）快速發展，對器件加工技術提出更多的特殊要求，其中MOS器件特征尺寸進入納米時代對超淺結的要求就是一個明顯的挑戰。CMOS器件按比例縮小，要求源-漏結深越來越淺。根據半導體工業協會（SIA）預測，對于柵長0.18mm的CMOS器件，它的結深為54±18nm；而對于0.1mm器件，結深為30±10nm。在要求超淺結的同時，其摻雜層還必須有低串聯電阻和低泄漏電流。為了實現這些目標，需要半導體行業界對源/漏摻雜、體內和溝道內摻雜予以更多的關注。

　　目前，一些企業制備淺結采用傳統的離子束注入技術，它通過減小注入能量、降低熱處理時間和溫度等來實現，如低能離子注入（L-E）、快速熱退火（RTA）、預非晶化注入（PAI）。但從根本上講，這些技術制備超淺結會帶來幾個問題：一是瞬態增強擴散的限制；二是激活程度的要求；三是深能級中心缺陷等。而最近幾年比較有發展潛力的超低能注硼技術，會因CMOS IC產業鏈生產能力限制而無法被推廣應用。業界專家相信，對于亞0.1mm CMOS器件來說，將要求在溫度高達1100℃下退火。因此若干超淺結離子摻雜劑引入途徑正在深入研究中，一些極有希望的技術方案，如等離子體浸沒摻雜（PIIID）、投射式汽體浸沒激光摻雜（P-GILD）、快速汽相摻雜（RVD）和離子淋浴摻雜（ISD）等超淺結離子摻雜技術，可望不久會進入生產領域。

　　2 四種超淺結離子摻雜新技術

　　2.1 等離子體浸沒摻雜

　　2.1.1 技術簡介

　　等離子體浸沒摻雜（PIIID：plasma immersion ion implantation doping）技術最初是1986年在制備冶金工業中抗蝕耐磨合金時提出的，亦稱等離子體離子注入、等離子體摻雜或等離子體源離子注入摻雜[3,4]。1988年，該技術開始進入半導體材料摻雜領域，用于薄膜晶體管的氧化、高劑量注入形成埋置氧化層、溝槽摻雜、吸雜重金屬的高劑量氫注入等工序。近幾年來，該新技術已成為發表在一些國際性半導體期刊上學術論文的主題，且商用系統也有一些廠商提供技術和設備。

　　PIIID技術的原理如圖1（a）所示。與傳統注入技術不同，PIIID系統不采用注入加速、質量分析和離子束掃描等工藝。在PIIID操作系統中，一個晶片放在鄰近等離子體源的加工腔中，該晶片被包含摻雜離子的等離子體所包圍。當一個負高壓施加于晶片底座時，電子將被排斥而摻雜離子將被加速穿過鞘區而摻雜到晶片中。圖1（b）則說明了PIIID技術原形系統的結構。

　　2.1.2 PIIID技術的優缺點

　　PIIID技術用于CMOS器件超淺結制備的優點如下：（1）以極低的能量實現高劑量注入；（2）注入時間與晶片的大小無關；（3）設備和系統比傳統的離子注入機簡單，因而成本低。所以可以說，這一技術高產量、低設備成本的特點符合半導體產業鏈主體發展的方向，此為考慮將該技術用于源-漏注入的主要原因。目前，PIIID技術已被成功地用來制備0.18mm CMOS器件，所獲得器件的電學特性明顯優于上述傳統的離子注入技術。

　　以前PIIID技術的主要缺點是：硅片會被加熱、污染源較多、與光刻膠有反應、難以測定放射量。可是，現在PIIID系統的污染已經穩定地減小到半導體工業協會規定的標準，減小與光刻膠的反應將是今后PIIID技術應用之關鍵。

　　2.2 投射式氣體浸入激光摻雜

　　2.2.1 技術原理簡介

　　投射式氣體浸入激光摻雜（P-GILD：project-gas immersion laser doping）是一種變革性的摻雜技術，它可以得到其他方法難以獲得的突變摻雜分布、超淺結深度和相當低的串聯電阻。通過在一個系統中相繼完成摻雜、退火和形成圖形，P-GILD技術對工藝有著極大的簡化，這大大地降低了系統的工藝設備成本[5]。近年來，該技術已被成功地用于CMOS器件和雙極器件的制備中。

　　P-GILD技術有著許多不同的結構形式和布局，但原理基本一致，它們都有兩個激光發生器、均勻退火和掃描光學系統、介質刻線區、摻雜氣體室和分布步進光刻機。詳見圖2，晶片被浸在摻雜的氣體環境中（如BF3、PF5、AsF5），第一個激光發生器用來將雜質淀積在硅片上，第二個激光發生器通過熔化硅的淺表面層將雜質推進到晶片中。而摻雜的圖形則由第二個激光束掃描介質刻線區來獲得。在這一工藝技術中，熔融硅層的再生長同時完成雜質激活，不需要附加退火過程。

　　2.2.2 P-GILD技術的優缺點

　　由于P-GILD技術無需附加退火過程，整個熱處理過程僅在納秒數量級內完成，故該技術避免了常規離子注入的相關問題，如溝道效應、光刻膠、超淺結與一定激活程度之間的矛盾等。采用P-GILD技術得到的超淺結如圖3所示。由圖可見，圖示p+n結的結深為0.2mm以下，但載流子濃度都在1021cm-3以下，而且隨著結深減小濃度陡然增大。

　　P-GILD技術的主要缺點是集成工藝復雜，技術尚不成熟，目前還未成功地應用于IC芯片的加工中。然而對該技術來說，二維效應不僅僅是一個推進工藝，而且使圖形發生崎變。

　　2.3 快速汽相摻雜

　　2.3.1 技術原理簡介

　　快速汽相摻雜（RVD：rapid vapor-phase doping）是一種以汽相摻雜劑方式直接擴散到硅片中，以形成超淺結的快速熱處理工藝[6]。在該技術中，摻雜濃度通過氣體流量來控制，對于硼摻雜，使用B2H6為摻雜劑；對于磷摻雜，使用PH3為摻雜劑；對于砷摻雜，使用砷或TBA（叔丁砷）為摻雜劑。硼和磷摻雜的載氣均使用H2，而對于砷摻雜，使用He（對砷摻雜劑）或Ar（對TBA摻雜劑）為載氣。

　　2.3.2 RVD技術使用說明

　　RVD的物理機制現在還不太清楚，但從汽相中吸附摻雜原子是實現摻雜工序的一個重要方面。除了氣體的流量外，退火溫度和時間也是影響結分布的重要因素。實際工藝操作結果表明，要去除一些表面污染，如氧、碳或硼的團族，大于800℃以上的預焙烘和退火是必要的。

　　RVD技術已被成功地用于制備0.18mm的PMOS器件，其結深為50nm。該PMOS器件顯示出良好的短溝道器件特性。RVD制備的超淺結的特性是：摻雜分布呈非理想的指數分布；類似于固態源擴散，峰值在表面處。但不同的是，RVD技術可用三個調節參數來控制結深和表面濃度[7,8]。

　　2.4 離子淋浴摻雜

　　2.4.1 技術簡介

　　離子淋浴摻雜（ISD：ion shower doping）是一種在日本被使用的薄膜晶體管（TFT）摻雜新技術，但目前在USLI領域還未受到足夠的重視[9]。該技術的基本原理見圖4。由圖可見，ISD有些類似PIIID技術，離子從等離子體中抽出并立即實現摻雜，所不同之處是離子淋浴摻雜系統在接近等離子體處有一系列的柵格，通過高壓反偏從等離子體中抽出摻雜離子。抽出離子被加速通過柵格中的空洞而進入晶片加工室（工藝腔室）并完成摻雜工序。

　　2.4.2 ISD技術的優缺點

　　離子淋浴摻雜有著類似PIIID技術的優點，它從大面積等離子體源中得到注入離子，整個晶片同時摻雜，無需任何額外的離子束掃描工序。并且離子在通過柵格時被加速；而在PIIID技術中，離子加速電壓加到硅片襯底底座，有一大部分壓降降到襯底上，降低了離子的注入能量。ISD技術的最大缺點是摻雜過程中引入的載氣原子（如氫）帶來的劑量誤差以及注入過程中硅片自熱引起的光刻膠的分解問題。在TFT器件中，使用過量的氫來鈍化晶粒間界和實現高雜質激活。雖然這在硅單晶中不會發生，但進入柵格空洞的沾染離子仍然會注入到硅片中。這一點使ISD技術似乎不太適合ULSI制備，盡管由離子淋浴得到的TFT器件在電學特性上可與傳統離子注入工藝相比較。

　　即使如此，國外對使用ISD實現MOS器件的超低能注入仍然抱有極大的興趣，并集中研究能控制沾染的柵格，使ISD能與ULSI工藝兼容。一些研究工作表明，通過改善B2H6/H2等離子體條件，可控制B2Hx和BHx離子中x的比例，從而得到合適的硼摻雜分布。目前已制備出0.18mm CMOS器件，以比較用10keV BF2的傳統離子注入和6keV B2H6/H2離子淋浴注入形成的S/D和G極工藝。

　　3 四種超淺結離子摻雜方案的對比分析及其應用策略

　　3.1 四種超淺結摻雜方案的對比

　　為對新超淺結離子摻雜技術有一個清楚的認識，表1列出了各種方法的優點、缺點和目前的應用進展情況。從便于比較起見，表1最末一行列出常規的低能離子注入技術。由表可見這些新的超淺結離子摻雜技術的發展前景。

　　3.2 四種離子摻雜新技術應用對策

　　3.2.1 結合采用各種溝道摻雜注入方案

　　除了直接使用上述四種超淺結離子摻雜技術外，還可結合采用幾種改進型源/漏技術，把額外的硅摻進MOS器件中。例如，通過設計溝道內和周圍的摻雜分布，用各種溝道摻雜注入方案來改善MOS器件的性能，如圖5所示。該圖表示可供選擇的溝道摻雜注入方案，所有這些方案的峰值濃度和深度遠遠低于深源/漏方案的峰值濃度和深度，其電學溝道寬度小于10nm，逆向分布溝道摻雜工藝被用來降低這一區域的摻雜濃度，以便將離子散射減小至最低程度。其原理是，載流子（電子和空穴）將從高濃度區擴散到低濃度區，直到擴散被誘發的電偶極子所產生的電場平衡為止。如果離子保持遠離形成反型層的界面，可以預期得到較高的載流子遷移率。在納米CMOS器件中所用高溝道摻雜濃度下尤其如此。通常用銦而不用硼作為摻雜劑，因為雖然銦有較低的固體溶解度（在1000℃下為5×1017cm-3），但它比硼特別在低溫下有更低的擴散系數，這一點在形成有效的逆向分布中極為重要[8,9]。
在制備NMOS器件時，為了降低短溝道效應，在漏區輕摻雜（LDD：lightly doped drain）結構中使用暈環注入（它比銜接區注入深，但不像接觸源/漏區那么深），以保護溝道不受深源/漏擴散的影響，詳見圖5。該圖用來表示可供選擇的溝道注入方案。與垂直軸成大角度方向進行暈環注入且同時轉動圓片，這形成了一個雜質“口袋”，它阻止與較深的接觸源/漏區有關的耗盡區擴展。這就減小了閾值電壓對溝道長度的依賴關系，并降低了亞閾值電流對漏偏壓的影響。

　　3.2.2 BF2離子注入被用來彌補缺陷

　　研究工作表明，制備超淺p+n結比n+p結要困難得多。由于質量較輕，硼離子注入雜質分布并不嚴格地遵循高斯分布曲線，在硅晶格中由于硼原子過分穿通而形成一個長拖尾，所以用常規方法來產生比0.18mm更淺的p+n結就很困難。為了把p+n結結深降到0.18mm以下，用BF2比用硼更合適，因為BF2的分子量較大，并且在硅中的穿透傾向也較低，甚至低到15keV時的離子注入能量下出現的穿通拖尾現象仍然很可觀，因此BF2離子注入只能被用來彌補缺陷，它并不是一種令人滿意的獲得超淺結的制備方法。

　　3.2.3 應用超淺結摻雜新技術時需考慮的問題

　　需要考慮的問題主要有：新的超淺結技術是否可同時用于p+n結和pn+結，實現源/漏和柵摻雜；會不會造成柵氧化層中陷阱的充放電和物理損傷；對裸露硅的損傷會不會形成瞬態增強擴散和雜質的再分布；工藝是否兼容現有的典型的CMOS掩模材料；是否會引入可充當深能級中心的重金屬元素和影響雜質擴散、激活和MOS器件可靠性的氟、氫、碳、氮等元素沾污等等。這些都是有待研究解決的納米CMOS超淺結方面的課題。

　　3.2.4 研制多功能超淺結生產線和儀器設備，提高使用效率

　　為了適應IC產業鏈產能增大和工藝代工水平提高的趨勢，CMOS IC產業應向制備納米超淺結器件方向發展，目前可做的工作有：

　　● 選擇可行的新超淺結摻雜技術，對業已看好的制備超淺結納米CMOS器件的設備、儀器和材料投資，從而引進性能符合要求的雜質材料和離子摻雜 設 備。

　　● 自主開發多功能的超淺結生產線，既要有CMOS超淺結加工線，又要有BiCMOS超淺結加工線，并引進或研制相應的儀器設備，做到一線多能、一機諸能，例如研發高檔大束流離子注入機、快速熱處理設備、分步重復光刻機、干法刻蝕設備和超薄膜生長設備等，再如用多功能掃描鍍膜機代替單一功能的多晶硅、氧化硅和氮化硅等離子增強型化學汽相蝕刻機，并且提高超淺結加工線和儀器設備的使用效率。

　　● 此外需研制滿足銅布線、SiGe外延、光刻法和CMOS IC芯片銅互連材料等超淺結工藝要求的技術和設備以及后道工序和超淺結測試、封裝技術和儀器設備[10~14]，以促進IC產業鏈的發展。