本書提供了基于VHDL和EDA技術的關于CPU和計算機系統的設計理論和設計技術方面較完整和豐富的內容。其中有基于微程序控制模式的8位CISC模型CPU設計技術；基于狀態機控制模式的16位CISC CPU設計技術；MCS51系列單片機兼容型單片機IP軟核系統設計方法；基于流水線技術的16位RISC CPU設計技術，以及基于SOPC技術的32位NiosⅡ軟核嵌入式系統軟硬件設計技術。從授課內容到實驗形式都能與目前國外計算機組成原理與計算機體系結構等同類課程的教學和實驗有較好的接軌。
　　全書內容新穎實用，吸收了歐美許多高校的計算機組成原理同類課程教學和實驗方面的基本內容。書中每一章中都安排了對應的習題和實驗，首次為國內高校就這一課程的教學改革和相關實驗內容的延拓提供了實用的教材。
　　本書可作為計算機專業的本科生、研究生的教科書，或是作為傳統的計算機組成原理課的教學與實驗的補充資料，也可作為電子類各專業高年級本科生、研究生系統設計參考教材，或相關領域工程技術人員基于EDA技術的片上系統開發應用的參考書。

第1章 概述
  1.1 現代計算機組成原理課的任務
  1.2 EDA技術
  1.3 FPGA器件
  1.4 硬件描述語言VHDL
  1.5 EDA設計流程
  1.6 QuartusⅡ簡介
  1.7 CISC和RISC處理器
  1.8 FPGA在現代計算機領域中的應用
第2章 VHDL與QuartusⅡ應用
  2.1 VHDL基本語句語法
  2.2 時序電路描述
  2.3 全加器描述及相關語法
  2.4 計數器設計及相關語法
  2.5 一般計數器設計
  2.6 QuartusⅡ 6.0使用向導
  2.7 嵌入式邏輯分析儀使用方法
  2.8 原理圖輸入設計方法
  習題
  實驗與設計
第3章 VHDL深入
  3.1 數據對象
  3.2 IF語句概述
  3.3 進程語句歸納
  3.4 并行語句例解
  3.5 仿真延時
  3.6 有限狀態機
  3.7 雙向和三態電路信號賦值
  習題
  實驗與設計
第4章 CPU功能模塊設計
  4.1 8位CPU功能與結構
  4.2 CPU中的基本部件
  4.3 數據通路設計
  4.4 在系統存儲器數據讀寫編輯器應用
  4.5 嵌入式鎖相環調用
  習題
  實驗與設計
第5章 8位CISC計算機設計
  5.1 8位CPU結構
  5.2 指令系統的結構及功能的確定
  5.3 8位CPU的硬件系統設計
  5.4 具有移位功能的CPU設計
  5.5 含更多指令的CPU模型機設計
  5.6 8051單片機IP軟核應用系統構建
  習題
  實驗與設計
第6章 16位CISC CPU設計
  6.1 頂層系統設計
  6.2 CPU基本部件設計
  6.3 CPU的時序仿真與實現
  6.4 應用程序設計實例
  習題
  實驗與設計
第7章 流水線結構RISC CPU設計
  7.1 流水線的一般概念
  7.2 流水線中的主要問題及處理
  7.3 流水線的性能評價
  習題
  實驗與設計
第8章 16位流水線CPU設計
  8.1 流水線CPU的結構
  8.2 指令系統設計
  8.3 數據通路設計
  8.4 流水線各段設計和功能描述
  習題
  實驗與設計
第9章 32位IP軟核嵌入式系統
  9.1 Nios/NiosⅡ軟核處理器
  9.2 Nios軟核處理器及其設計流程
  9.3 32位NiosⅡ系統設計
  9.4 自定制Avalon總線外設
  9.5 DMA
  9.6 自定制硬件指令
第10章 NiosⅡ嵌入式系統軟硬件設計
  10.1 NiosⅡ基本硬件系統構建
  10.2 NiosⅡ軟件設計與運行流程
  10.3 加入用戶自定義組件設計
  10.4 加入用戶自定義指令設計
  10.5 Flash編程下載
  習題
  實驗與設計
附錄 GW48-CP+實驗系統相關資料
  一、GW48-CP+系統實驗信號名與芯片引腳對照表
  二、實驗電路結構圖
參考文獻