1 引言

　　近幾年來(lái)，IC芯片設(shè)計(jì)、芯片制造、測(cè)試和封裝技術(shù)都取得了長(zhǎng)足的進(jìn)展，整個(gè)產(chǎn)業(yè)鏈的各個(gè)環(huán)節(jié)都在配套發(fā)展�！爸袊�(guó)芯”與“外國(guó)芯”制造水平的差距正在縮短。盡管芯片特征尺寸0.25~0.18mm的CMOS 工藝仍是當(dāng)前制備IC的主流技術(shù)，但0.13mm技術(shù)已開(kāi)始進(jìn)入生產(chǎn)領(lǐng)域，例如晶圓制造企業(yè)已能加工0.18mm~0.13mm技術(shù)的芯片，今后5~10年將面臨特征尺寸90nm以下的CMOS 工藝的挑戰(zhàn)[1,2]。不僅如此，超大規(guī)模集成電路（VLSI）和特大規(guī)模集成電路（ULSI）快速發(fā)展，對(duì)器件加工技術(shù)提出更多的特殊要求，其中MOS器件特征尺寸進(jìn)入納米時(shí)代對(duì)超淺結(jié)的要求就是一個(gè)明顯的挑戰(zhàn)。CMOS器件按比例縮小，要求源-漏結(jié)深越來(lái)越淺。根據(jù)半導(dǎo)體工業(yè)協(xié)會(huì)（SIA）預(yù)測(cè)，對(duì)于柵長(zhǎng)0.18mm的CMOS器件，它的結(jié)深為54±18nm；而對(duì)于0.1mm器件，結(jié)深為30±10nm。在要求超淺結(jié)的同時(shí)，其摻雜層還必須有低串聯(lián)電阻和低泄漏電流。為了實(shí)現(xiàn)這些目標(biāo)，需要半導(dǎo)體行業(yè)界對(duì)源/漏摻雜、體內(nèi)和溝道內(nèi)摻雜予以更多的關(guān)注。

　　目前，一些企業(yè)制備淺結(jié)采用傳統(tǒng)的離子束注入技術(shù)，它通過(guò)減小注入能量、降低熱處理時(shí)間和溫度等來(lái)實(shí)現(xiàn)，如低能離子注入（L-E）、快速熱退火（RTA）、預(yù)非晶化注入（PAI）。但從根本上講，這些技術(shù)制備超淺結(jié)會(huì)帶來(lái)幾個(gè)問(wèn)題：一是瞬態(tài)增強(qiáng)擴(kuò)散的限制；二是激活程度的要求；三是深能級(jí)中心缺陷等。而最近幾年比較有發(fā)展?jié)摿Φ某�低能注硼技術(shù)，會(huì)因CMOS IC產(chǎn)業(yè)鏈生產(chǎn)能力限制而無(wú)法被推廣應(yīng)用。業(yè)界專家相信，對(duì)于亞0.1mm CMOS器件來(lái)說(shuō)，將要求在溫度高達(dá)1100℃下退火。因此若干超淺結(jié)離子摻雜劑引入途徑正在深入研究中，一些極有希望的技術(shù)方案，如等離子體浸沒(méi)摻雜（PIIID）、投射式汽體浸沒(méi)激光摻雜（P-GILD）、快速汽相摻雜（RVD）和離子淋浴摻雜（ISD）等超淺結(jié)離子摻雜技術(shù)，可望不久會(huì)進(jìn)入生產(chǎn)領(lǐng)域。

　　2 四種超淺結(jié)離子摻雜新技術(shù)

　　2.1 等離子體浸沒(méi)摻雜

　　2.1.1 技術(shù)簡(jiǎn)介

　　等離子體浸沒(méi)摻雜（PIIID：plasma immersion ion implantation doping）技術(shù)最初是1986年在制備冶金工業(yè)中抗蝕耐磨合金時(shí)提出的，亦稱等離子體離子注入、等離子體摻雜或等離子體源離子注入摻雜[3,4]。1988年，該技術(shù)開(kāi)始進(jìn)入半導(dǎo)體材料摻雜領(lǐng)域，用于薄膜晶體管的氧化、高劑量注入形成埋置氧化層、溝槽摻雜、吸雜重金屬的高劑量氫注入等工序。近幾年來(lái)，該新技術(shù)已成為發(fā)表在一些國(guó)際性半導(dǎo)體期刊上學(xué)術(shù)論文的主題，且商用系統(tǒng)也有一些廠商提供技術(shù)和設(shè)備。

　　PIIID技術(shù)的原理如圖1（a）所示。與傳統(tǒng)注入技術(shù)不同，PIIID系統(tǒng)不采用注入加速、質(zhì)量分析和離子束掃描等工藝。在PIIID操作系統(tǒng)中，一個(gè)晶片放在鄰近等離子體源的加工腔中，該晶片被包含摻雜離子的等離子體所包圍。當(dāng)一個(gè)負(fù)高壓施加于晶片底座時(shí)，電子將被排斥而摻雜離子將被加速穿過(guò)鞘區(qū)而摻雜到晶片中。圖1（b）則說(shuō)明了PIIID技術(shù)原形系統(tǒng)的結(jié)構(gòu)。

　　2.1.2 PIIID技術(shù)的優(yōu)缺點(diǎn)

　　PIIID技術(shù)用于CMOS器件超淺結(jié)制備的優(yōu)點(diǎn)如下：（1）以極低的能量實(shí)現(xiàn)高劑量注入；（2）注入時(shí)間與晶片的大小無(wú)關(guān)；（3）設(shè)備和系統(tǒng)比傳統(tǒng)的離子注入機(jī)簡(jiǎn)單，因而成本低。所以可以說(shuō)，這一技術(shù)高產(chǎn)量、低設(shè)備成本的特點(diǎn)符合半導(dǎo)體產(chǎn)業(yè)鏈主體發(fā)展的方向，此為考慮將該技術(shù)用于源-漏注入的主要原因。目前，PIIID技術(shù)已被成功地用來(lái)制備0.18mm CMOS器件，所獲得器件的電學(xué)特性明顯優(yōu)于上述傳統(tǒng)的離子注入技術(shù)。

　　以前PIIID技術(shù)的主要缺點(diǎn)是：硅片會(huì)被加熱、污染源較多、與光刻膠有反應(yīng)、難以測(cè)定放射量。可是，現(xiàn)在PIIID系統(tǒng)的污染已經(jīng)穩(wěn)定地減小到半導(dǎo)體工業(yè)協(xié)會(huì)規(guī)定的標(biāo)準(zhǔn)，減小與光刻膠的反應(yīng)將是今后PIIID技術(shù)應(yīng)用之關(guān)鍵。

　　2.2 投射式氣體浸入激光摻雜

　　2.2.1 技術(shù)原理簡(jiǎn)介

　　投射式氣體浸入激光摻雜（P-GILD：project-gas immersion laser doping）是一種變革性的摻雜技術(shù)，它可以得到其他方法難以獲得的突變摻雜分布、超淺結(jié)深度和相當(dāng)?shù)偷拇��?lián)電阻。通過(guò)在一個(gè)系統(tǒng)中相繼完成摻雜、退火和形成圖形，P-GILD技術(shù)對(duì)工藝有著極大的簡(jiǎn)化，這大大地降低了系統(tǒng)的工藝設(shè)備成本[5]。近年來(lái)，該技術(shù)已被成功地用于CMOS器件和雙極器件的制備中。

　　P-GILD技術(shù)有著許多不同的結(jié)構(gòu)形式和布局，但原理基本一致，它們都有兩個(gè)激光發(fā)生器、均勻退火和掃描光學(xué)系統(tǒng)、介質(zhì)刻線區(qū)、摻雜氣體室和分布步進(jìn)光刻機(jī)。詳見(jiàn)圖2，晶片被浸在摻雜的氣體環(huán)境中（如BF3、PF5、AsF5），第一個(gè)激光發(fā)生器用來(lái)將雜質(zhì)淀積在硅片上，第二個(gè)激光發(fā)生器通過(guò)熔化硅的淺表面層將雜質(zhì)推進(jìn)到晶片中。而摻雜的圖形則由第二個(gè)激光束掃描介質(zhì)刻線區(qū)來(lái)獲得。在這一工藝技術(shù)中，熔融硅層的再生長(zhǎng)同時(shí)完成雜質(zhì)激活，不需要附加退火過(guò)程。

　　2.2.2 P-GILD技術(shù)的優(yōu)缺點(diǎn)

　　由于P-GILD技術(shù)無(wú)需附加退火過(guò)程，整個(gè)熱處理過(guò)程僅在納秒數(shù)量級(jí)內(nèi)完成，故該技術(shù)避免了常規(guī)離子注入的相關(guān)問(wèn)題，如溝道效應(yīng)、光刻膠、超淺結(jié)與一定激活程度之間的矛盾等。采用P-GILD技術(shù)得到的超淺結(jié)如圖3所示。由圖可見(jiàn)，圖示p+n結(jié)的結(jié)深為0.2mm以下，但載流子濃度都在1021cm-3以下，而且隨著結(jié)深減小濃度陡然增大。

　　P-GILD技術(shù)的主要缺點(diǎn)是集成工藝復(fù)雜，技術(shù)尚不成熟，目前還未成功地應(yīng)用于IC芯片的加工中。然而對(duì)該技術(shù)來(lái)說(shuō)，二維效應(yīng)不僅僅是一個(gè)推進(jìn)工藝，而且使圖形發(fā)生崎變。

　　2.3 快速汽相摻雜

　　2.3.1 技術(shù)原理簡(jiǎn)介

　　快速汽相摻雜（RVD：rapid vapor-phase doping）是一種以汽相摻雜劑方式直接擴(kuò)散到硅片中，以形成超淺結(jié)的快速熱處理工藝[6]。在該技術(shù)中，摻雜濃度通過(guò)氣體流量來(lái)控制，對(duì)于硼摻雜，使用B2H6為摻雜劑；對(duì)于磷摻雜，使用PH3為摻雜劑；對(duì)于砷摻雜，使用砷或TBA（叔丁砷）為摻雜劑。硼和磷摻雜的載氣均使用H2，而對(duì)于砷摻雜，使用He（對(duì)砷摻雜劑）或Ar（對(duì)TBA摻雜劑）為載氣。

　　2.3.2 RVD技術(shù)使用說(shuō)明

　　RVD的物理機(jī)制現(xiàn)在還不太清楚，但從汽相中吸附摻雜原子是實(shí)現(xiàn)摻雜工序的一個(gè)重要方面。除了氣體的流量外，退火溫度和時(shí)間也是影響結(jié)分布的重要因素。實(shí)際工藝操作結(jié)果表明，要去除一些表面污染，如氧、碳或硼的團(tuán)族，大于800℃以上的預(yù)焙烘和退火是必要的。

　　RVD技術(shù)已被成功地用于制備0.18mm的PMOS器件，其結(jié)深為50nm。該P(yáng)MOS器件顯示出良好的短溝道器件特性。RVD制備的超淺結(jié)的特性是：摻雜分布呈非理想的指數(shù)分布；類似于固態(tài)源擴(kuò)散，峰值在表面處。但不同的是，RVD技術(shù)可用三個(gè)調(diào)節(jié)參數(shù)來(lái)控制結(jié)深和表面濃度[7,8]。

　　2.4 離子淋浴摻雜

　　2.4.1 技術(shù)簡(jiǎn)介

　　離子淋浴摻雜（ISD：ion shower doping）是一種在日本被使用的薄膜晶體管（TFT）摻雜新技術(shù)，但目前在USLI領(lǐng)域還未受到足夠的重視[9]。該技術(shù)的基本原理見(jiàn)圖4。由圖可見(jiàn)，ISD有些類似PIIID技術(shù)，離子從等離子體中抽出并立即實(shí)現(xiàn)摻雜，所不同之處是離子淋浴摻雜系統(tǒng)在接近等離子體處有一系列的柵格，通過(guò)高壓反偏從等離子體中抽出摻雜離子。抽出離子被加速通過(guò)柵格中的空洞而進(jìn)入晶片加工室（工藝腔室）并完成摻雜工序。

　　2.4.2 ISD技術(shù)的優(yōu)缺點(diǎn)

　　離子淋浴摻雜有著類似PIIID技術(shù)的優(yōu)點(diǎn)，它從大面積等離子體源中得到注入離子，整個(gè)晶片同時(shí)摻雜，無(wú)需任何額外的離子束掃描工序。并且離子在通過(guò)柵格時(shí)被加速；而在PIIID技術(shù)中，離子加速電壓加到硅片襯底底座，有一大部分壓降降到襯底上，降低了離子的注入能量。ISD技術(shù)的最大缺點(diǎn)是摻雜過(guò)程中引入的載氣原子（如氫）帶來(lái)的劑量誤差以及注入過(guò)程中硅片自熱引起的光刻膠的分解問(wèn)題。在TFT器件中，使用過(guò)量的氫來(lái)鈍化晶粒間界和實(shí)現(xiàn)高雜質(zhì)激活。雖然這在硅單晶中不會(huì)發(fā)生，但進(jìn)入柵格空洞的沾染離子仍然會(huì)注入到硅片中。這一點(diǎn)使ISD技術(shù)似乎不太適合ULSI制備，盡管由離子淋浴得到的TFT器件在電學(xué)特性上可與傳統(tǒng)離子注入工藝相比較。

　　即使如此，國(guó)外對(duì)使用ISD實(shí)現(xiàn)MOS器件的超低能注入仍然抱有極大的興趣，并集中研究能控制沾染的柵格，使ISD能與ULSI工藝兼容。一些研究工作表明，通過(guò)改善B2H6/H2等離子體條件，可控制B2Hx和BHx離子中x的比例，從而得到合適的硼摻雜分布。目前已制備出0.18mm CMOS器件，以比較用10keV BF2的傳統(tǒng)離子注入和6keV B2H6/H2離子淋浴注入形成的S/D和G極工藝。

　　3 四種超淺結(jié)離子摻雜方案的對(duì)比分析及其應(yīng)用策略

　　3.1 四種超淺結(jié)摻雜方案的對(duì)比

　　為對(duì)新超淺結(jié)離子摻雜技術(shù)有一個(gè)清楚的認(rèn)識(shí)，表1列出了各種方法的優(yōu)點(diǎn)、缺點(diǎn)和目前的應(yīng)用進(jìn)展情況。從便于比較起見(jiàn)，表1最末一行列出常規(guī)的低能離子注入技術(shù)。由表可見(jiàn)這些新的超淺結(jié)離子摻雜技術(shù)的發(fā)展前景。

　　3.2 四種離子摻雜新技術(shù)應(yīng)用對(duì)策

　　3.2.1 結(jié)合采用各種溝道摻雜注入方案

　　除了直接使用上述四種超淺結(jié)離子摻雜技術(shù)外，還可結(jié)合采用幾種改進(jìn)型源/漏技術(shù)，把額外的硅摻進(jìn)MOS器件中。例如，通過(guò)設(shè)計(jì)溝道內(nèi)和周圍的摻雜分布，用各種溝道摻雜注入方案來(lái)改善MOS器件的性能，如圖5所示。該圖表示可供選擇的溝道摻雜注入方案，所有這些方案的峰值濃度和深度遠(yuǎn)遠(yuǎn)低于深源/漏方案的峰值濃度和深度，其電學(xué)溝道寬度小于10nm，逆向分布溝道摻雜工藝被用來(lái)降低這一區(qū)域的摻雜濃度，以便將離子散射減小至最低程度。其原理是，載流子（電子和空穴）將從高濃度區(qū)擴(kuò)散到低濃度區(qū)，直到擴(kuò)散被誘發(fā)的電偶極子所產(chǎn)生的電場(chǎng)平衡為止。如果離子保持遠(yuǎn)離形成反型層的界面，可以預(yù)期得到較高的載流子遷移率。在納米CMOS器件中所用高溝道摻雜濃度下尤其如此。通常用銦而不用硼作為摻雜劑，因?yàn)殡m然銦有較低的固體溶解度（在1000℃下為5×1017cm-3），但它比硼特別在低溫下有更低的擴(kuò)散系數(shù)，這一點(diǎn)在形成有效的逆向分布中極為重要[8,9]。
在制備NMOS器件時(shí)，為了降低短溝道效應(yīng)，在漏區(qū)輕摻雜（LDD：lightly doped drain）結(jié)構(gòu)中使用暈環(huán)注入（它比銜接區(qū)注入深，但不像接觸源/漏區(qū)那么深），以保護(hù)溝道不受深源/漏擴(kuò)散的影響，詳見(jiàn)圖5。該圖用來(lái)表示可供選擇的溝道注入方案。與垂直軸成大角度方向進(jìn)行暈環(huán)注入且同時(shí)轉(zhuǎn)動(dòng)圓片，這形成了一個(gè)雜質(zhì)“口袋”，它阻止與較深的接觸源/漏區(qū)有關(guān)的耗盡區(qū)擴(kuò)展。這就減小了閾值電壓對(duì)溝道長(zhǎng)度的依賴關(guān)系，并降低了亞閾值電流對(duì)漏偏壓的影響。

　　3.2.2 BF2離子注入被用來(lái)彌補(bǔ)缺陷

　　研究工作表明，制備超淺p+n結(jié)比n+p結(jié)要困難得多。由于質(zhì)量較輕，硼離子注入雜質(zhì)分布并不嚴(yán)格地遵循高斯分布曲線，在硅晶格中由于硼原子過(guò)分穿通而形成一個(gè)長(zhǎng)拖尾，所以用常規(guī)方法來(lái)產(chǎn)生比0.18mm更淺的p+n結(jié)就很困難。為了把p+n結(jié)結(jié)深降到0.18mm以下，用BF2比用硼更合適，因?yàn)锽F2的分子量較大，并且在硅中的穿透傾向也較低，甚至低到15keV時(shí)的離子注入能量下出現(xiàn)的穿通拖尾現(xiàn)象仍然很可觀，因此BF2離子注入只能被用來(lái)彌補(bǔ)缺陷，它并不是一種令人滿意的獲得超淺結(jié)的制備方法。

　　3.2.3 應(yīng)用超淺結(jié)摻雜新技術(shù)時(shí)需考慮的問(wèn)題

　　需要考慮的問(wèn)題主要有：新的超淺結(jié)技術(shù)是否可同時(shí)用于p+n結(jié)和pn+結(jié)，實(shí)現(xiàn)源/漏和柵摻雜；會(huì)不會(huì)造成柵氧化層中陷阱的充放電和物理?yè)p傷；對(duì)裸露硅的損傷會(huì)不會(huì)形成瞬態(tài)增強(qiáng)擴(kuò)散和雜質(zhì)的再分布；工藝是否兼容現(xiàn)有的典型的CMOS掩模材料；是否會(huì)引入可充當(dāng)深能級(jí)中心的重金屬元素和影響雜質(zhì)擴(kuò)散、激活和MOS器件可靠性的氟、氫、碳、氮等元素沾污等等。這些都是有待研究解決的納米CMOS超淺結(jié)方面的課題。

　　3.2.4 研制多功能超淺結(jié)生產(chǎn)線和儀器設(shè)備，提高使用效率

　　為了適應(yīng)IC產(chǎn)業(yè)鏈產(chǎn)能增大和工藝代工水平提高的趨勢(shì)，CMOS IC產(chǎn)業(yè)應(yīng)向制備納米超淺結(jié)器件方向發(fā)展，目前可做的工作有：

　　● 選擇可行的新超淺結(jié)摻雜技術(shù)，對(duì)業(yè)已看好的制備超淺結(jié)納米CMOS器件的設(shè)備、儀器和材料投資，從而引進(jìn)性能符合要求的雜質(zhì)材料和離子摻雜 設(shè) 備。

　　● 自主開(kāi)發(fā)多功能的超淺結(jié)生產(chǎn)線，既要有CMOS超淺結(jié)加工線，又要有BiCMOS超淺結(jié)加工線，并引進(jìn)或研制相應(yīng)的儀器設(shè)備，做到一線多能、一機(jī)諸能，例如研發(fā)高檔大束流離子注入機(jī)、快速熱處理設(shè)備、分步重復(fù)光刻機(jī)、干法刻蝕設(shè)備和超薄膜生長(zhǎng)設(shè)備等，再如用多功能掃描鍍膜機(jī)代替單一功能的多晶硅、氧化硅和氮化硅等離子增強(qiáng)型化學(xué)汽相蝕刻機(jī)，并且提高超淺結(jié)加工線和儀器設(shè)備的使用效率。

　　● 此外需研制滿足銅布線、SiGe外延、光刻法和CMOS IC芯片銅互連材料等超淺結(jié)工藝要求的技術(shù)和設(shè)備以及后道工序和超淺結(jié)測(cè)試、封裝技術(shù)和儀器設(shè)備[10~14]，以促進(jìn)IC產(chǎn)業(yè)鏈的發(fā)展。