1引言

　　在室溫下工作的Si納米晶MOSFET存儲器件有體積小、低能耗、高劑量、快速擦寫和可多次循環(huán)使用的特點，在未來的超大規(guī)模集成電路中有著重要的應(yīng)用前景。這種存儲器件可在約3V的低壓下工作，Si劑量可達(dá)到1012/cm2以上，讀寫時間達(dá)到ns量級，循環(huán)擦寫次數(shù)可達(dá)109量級，存儲時間可達(dá)幾天以上[1]，可作為非易失性的隨機存儲器。

　　2 納米晶粒MOSFET存儲器的存儲特性

　　納米晶存儲器的存儲效應(yīng)主要由其存儲電荷的劑量、寫入時間和存儲時間反映出來。存儲電荷的劑量是指每平方厘米中能存儲的電荷數(shù)，電荷主要存儲于納米晶粒中，對于單電子存儲，存儲電荷的劑量與浮柵中納米晶粒劑量的大小同數(shù)量級 ；寫入時間是電子穿過隧穿氧化層存儲在納米晶中所需的時間，寫入時間隨隧穿氧化物厚度的減小和納米晶粒劑量的增加而縮短 ；存儲時間為電荷在納米晶中保存的時間，由于納米晶粒MOSFET存儲器中電荷泄漏的方式主要是電荷反向隧穿 [2]，存儲時間隨隧穿氧化物的厚度增加而延長。

　　如圖1所示，納米晶粒鑲嵌在源漏溝道與控制柵之間的氧化物中,當(dāng)在控制柵和源之間加上偏壓時，電子直接隧穿注入納米晶粒內(nèi)，使柵極電荷受到屏蔽而導(dǎo)致器件閾值改變。在存儲狀態(tài)下，電子處于勢阱中，當(dāng)柵極加上反向偏壓時，電子通過直接隧穿又回到溝道內(nèi)，由此實現(xiàn)電荷的擦除。當(dāng)一個電荷注入納米晶時，其產(chǎn)生的庫侖勢能遠(yuǎn)大于常溫下熱能，從而阻礙了其它的電荷注入，所以每個納米晶粒中只能存儲一定數(shù)目的電荷，因而可望實現(xiàn)單電子存儲。與傳統(tǒng)的浮柵存儲器相比，納米晶MOSFET存儲器在存儲一位數(shù)據(jù)時所需的電子數(shù)少，絕緣層中電流密度小，因而可在單位面積內(nèi)存儲更多的信息，提高器件循環(huán)使用的次數(shù)并縮短擦寫時間。

　　下面用改進(jìn)的傳統(tǒng)MOS器件模型來討論納米晶存儲器存儲特性的機理[3,4]。將納米晶看作小的球形電容。圖2給出此存儲器的等效電路[3]。C1，d1分別是浮柵與襯底間的電容和距離；C2，d2分別是浮柵與控制柵之間的電容和距離，則有
（1）
　　當(dāng)電子隧穿進(jìn)入納米晶時，其隧穿速率
（2）
　　式中，；N是隧穿電子的數(shù)目；T是隧穿傳輸系數(shù)；
　　 （3）
　　式中，VW是寫入時所施加的電壓；m是浮柵中納米晶的數(shù)目；q0是背景電量。

　　隧穿速率的大小反應(yīng)了寫入速度的快慢，當(dāng)隧穿氧化層的厚度增大時， C1減小，從而V變小，隧穿速率變小，寫入時間加長。

　　當(dāng)電荷存儲于納米晶中時，電荷會隨時間的流逝而逐漸泄漏，在直接隧穿的區(qū)域，浮柵中的電荷隨時間的變化如下
（4）
　　式中，；I為隧穿電流；tR為時間常數(shù)。

　　當(dāng)隧穿氧化層的厚度增大時，C1減小，B增大，電荷泄漏較慢；當(dāng)控制氧化層的厚度增大時，C2減小，B增大，電荷泄漏速率也較慢。

　　3 影響存儲特性的因素

　　由以上的分析可以看出，納米晶粒MOSFET存儲器的存儲特性受多方面因素的影響，其中包括納米晶粒的劑量、隧穿氧化層、控制氧化層的厚度等。

　　3.1 納米晶的劑量

　　高劑量納米晶的單電子存儲器件存儲的電荷劑量大，即可存儲的信息量大，如能制得高劑量納米晶的器件，則可能實現(xiàn)Tb/cm2存儲。納米晶的劑量越大，隧穿速率也越大，存儲器的速度也就越快。這一點也可由柵極電流與柵極電壓的Fowler-Nordheim圖的斜率算出[5]，樣品劑量高到一定程度時，隧穿勢壘會降低，寫入速度會加快。

　　提高納米晶的劑量，可使器件存儲性能得到提高。研究表明，在硅的氮化物或三氧化二鋁上生長納米硅晶，可獲得高納米晶劑量的器件[1,6]。在（001）Si晶片上生長1.5nm厚的SiO2薄層，再用原子束沉積法生長1nm厚的Al2O3薄層。在此Al2O3薄層作為Si生長的功能表面。在低壓下用SiH4進(jìn)行化學(xué)汽相沉積生長Si量子點。實驗表明，在Al2O3薄層上生長的硅納米晶，其成核與生長與沉積溫度和SiH4氣壓的關(guān)系很小。這是由于ALD過程使表面實現(xiàn)完全羥基化，OH對SiH4有強化學(xué)吸收作用，Al2O3表面的OH劑量大，Al—OH成為Si的成核中心，因而可獲得高劑量Si納米晶（可達(dá)1012/cm2以上）。實驗證明，高劑量樣品的擦寫速度比低劑量的樣品要高得多；另一方面，是Al2O3的隧穿勢壘較SiO2低。在存儲時間方面，75%的電荷會在104s內(nèi)泄漏，這可能是因為器件沒有進(jìn)行退火處理，界面缺陷使器件存儲力降低，以及高劑量情況下隧穿勢壘降低。若進(jìn)行退火處理并調(diào)整隧穿氧化層的厚度，可能會使存儲時間加長。

　　3.2 隧穿氧化層

　　由于SiO2/Si界面有很高的勢壘，隧穿電流對隧穿氧化層厚度的變化十分靈敏[2]。隧穿氧化物厚度的微小改變可能會使隧穿電流發(fā)生量級上的改變。增加隧穿氧化層的厚度d同時影響寫入時間和存儲時間，增大d會使電荷損失較慢，但寫入時間加長，所以必須在寫入時間和存儲時間上進(jìn)行調(diào)整。

　　隧穿氧化層的質(zhì)量對電荷的注入和泄露也有影響。隧穿氧化層中的缺陷，有助于電荷的注入，但不利于電荷的存儲，隧穿氧化層的質(zhì)量可通過退火來改善。

　　納米硅晶MOSFET存儲器在隧穿氧化層的厚度不同的情況下的電荷的注入和存儲特性最近也得到研究[7]。在1000℃時用干燥氧化法在p型Si襯底上分別生長厚度為20，30，40nm厚的SiO2，其中注入劑量為4×1013cm-2而能量為150keV的B+進(jìn)行摻雜，隨后注入15keV的濃度為2×1016cm-2的Si+。器件在N2中退火1min，然后在普通爐子中退火4h。計算分析其中Si納米晶的分布，氧化層厚度為30nm的器件中Si納米晶的劑量較高且多位于p-Si/SiO2的界面；20nm厚的器件中Si納米晶集中于襯底Si中但劑量較小；40nm厚的器件中Si納米晶的劑量較高但距離襯底界面很遠(yuǎn)（約15nm）。測量發(fā)現(xiàn)氧化層厚度為30nm的器件存儲電荷的能力最強，20nm厚的器件次之，40nm厚的器件最弱（需在高壓下才顯示存儲特性）。由此可見，影響電荷存入的主要因素是硅納米晶與硅襯底界面的距離，其次是硅納米晶的濃度。從存儲時間來看，氧化層厚度為40nm的器件具有很長的存儲時間（在104s的時間內(nèi)電荷幾乎沒有減少），30nm的次之，20nm的最弱。這一結(jié)果與前面的結(jié)論完全符合。相比之下，厚度為30nm的器件具有較短的寫入時間，厚度為40nm的器件具有很長的存儲時間，實際應(yīng)用時可視需要來決定隧穿氧化層的厚度。

　　若對上述方法制得的器件進(jìn)行額外的熱氧化[8]，即在850 ℃氧氣氛圍中退火16min或32min，將進(jìn)一步提高隧穿氧化層的質(zhì)量和厚度。在氧氣氛圍中退火使納米晶粒和襯底Si氧化，從而使得晶粒尺寸和劑量減小。接近襯底的小的Si晶粒氧化消失，使得納米晶與Si襯底間的平均距離增大，隧穿氧化物的厚度增加1~2nm。額外的氧化處理使電子遂穿回到襯底的可能性變得很小，使器件的存儲時間延長至幾年甚至更長。但這也會導(dǎo)致隧穿電流減小和可存儲電荷數(shù)的減少，這一點可從測得的磁滯回線寬度明顯減小中看出。若為提高柵極電壓，則寫入時間可變短，但這會加大對器件的損傷。若在增加隧穿氧化層厚度的同時，增加納米晶粒的劑量，可使器件性能在寫入速度和存儲時間兩方面都得到提高。

　　3.3 控制氧化層的厚度

　　存儲器中電荷的泄漏還包括電荷從控制柵泄漏，盡管不及隧穿氧化層的影響大，控制氧化層對存儲時間也有一定影響。增加控制氧化層的厚度，由柵極泄漏出去的電流就越小，電荷存儲得就越久。控制氧化層的厚度對存儲特性的影響，遠(yuǎn)不及隧穿氧化層的厚度和質(zhì)量的影響來得明顯，但在制備器件時注意對控制氧化層厚度的控制，可以使器件更完善，性能更好。

　　控制氧化層的厚度也可通過退火來改變。研究發(fā)現(xiàn)在弱氧氛圍中退火，可以增加控制氧化層的厚度，并改善整體氧化物的質(zhì)量[9]。7~9nm厚的SiO2薄膜生長在（100）p型Si襯底上，隨后注入1keV的濃度為2×1016cm-2的樣品在950 ℃ N2（每體積含1.5%的O2）中退火。在退火過程中過剩的Si原子（主要是分布在納米晶上部Si原子）被氧化，使得控制氧化物層變厚，氧化物導(dǎo)電性減弱。由于控制氧化物層變厚，電子和空穴只能通過襯底注入。對其進(jìn)行測量，發(fā)現(xiàn)存儲能力高于同厚度的熱氧化物。這可能是因為隧穿氧化物中還留有少量離子注入時引入的結(jié)構(gòu)缺陷，這些缺陷有助于電子在低的柵極電壓下的注入。在存儲時間方面，退火處理使電子很難從控制氧化物層跑掉，且通過在弱氧氛圍中退火，使隧穿氧化物的質(zhì)量也得到一定提高，因而存儲時間也很長（可達(dá)到約11h）。同時，由于是弱氧氛圍退火，隧道氧化物增厚不多，所以對寫入時間的影響不大。與額外的熱氧化法相比，這一方法在存儲時間上略差一些，但其在寫入時間上具有優(yōu)勢。

　　3.4 制備窄溝道器件

　　非易失性的存儲器面臨的主要問題是閾值電壓變化DVth較小，存儲時間較短，為此，人們提出了窄溝道器件。由于電荷是通過溝道進(jìn)入納米晶中的，MOSFET對納米晶中的電荷十分敏感，因此溝道對于閾值電壓的變化和存儲時間有很強的影響。當(dāng)器件的溝道寬度小于10nm時，可獲得較大的DVth和較長的存儲時間。由于一個納米晶可覆蓋溝道的大部分，電流的路徑限制在瓶頸區(qū)域。同時，由于側(cè)面納米晶的影響，窄溝道中的電壓較高，因此窄溝道的MOSFET有較大的DVth。在窄溝道的情況下計算DVth，應(yīng)考慮溝道的寬度，DVth可由下式算出[10]
　　 （5）
　　式中，dcntl是柵極氧化層的厚度；d是納米晶的直徑；Wchann是溝道寬度。

　　由公式可以看出，窄溝道的器件具有較大的DVth。以下用此公式考慮高劑量窄溝道器件的閾值電壓變化。器件由文獻(xiàn)[11]的方法制備；溝道寬度由文獻(xiàn)[12]的方法估計；隨后再沉積50nm厚的控制氧化層，其余過程與普通MOSFET的制備相同。用式（5）算出的隧道寬度與DVth的關(guān)系（表1）與實驗值基本符合。可見，當(dāng)溝道寬度降到5nm時，可以獲得很大的DVth。

　　窄溝道器件的存儲時間比寬溝道要長得多。實驗顯示，窄溝道（5nm）的MOSFET具有較長的存儲時間，在編程后的104s后，5nm寬溝道器件的DVth是5mm寬溝道器件DVth的兩倍。在存儲時間上，5nm寬溝道器件的存儲時間也長出5倍[11]。

　　窄溝道的MOSFET具有較長的存儲時間主要由兩個原因，其中一個是由于在窄溝道器件中瓶頸區(qū)域的少數(shù)電子對總體的電導(dǎo)率支配作用，單個電子的影響要大得多。在寬溝道器件中DVth與納米晶中存儲的電荷數(shù)呈線性關(guān)系；在窄溝道器件中則呈非線性關(guān)系。當(dāng)電子從納米晶中流失，窄溝道器件的DVth減小速率比窄溝道器件的要緩慢得多，因而具有長的存儲時間。另一個原因是量子限域效應(yīng)。由于量子限域效應(yīng)的增強，窄溝道的基態(tài)能級升高，因而隧穿速度降低[11]。從數(shù)據(jù)中可看出，窄溝道器件作為非易失性的存儲器有很大的優(yōu)越性。

　　4 結(jié)語

　　本文討論了納米晶存儲器的存儲特性及其機理，分析了納米晶的劑量、隧穿氧化層、控制氧化層、溝道寬度等幾個因素對納米晶粒MOSFET存儲器存儲特性的影響，并介紹了這方面研究的最新進(jìn)展。由于納米晶粒MOSFET存儲器具有很多優(yōu)良性質(zhì)，所以目前的主要目標(biāo)是，通過改變工藝參數(shù)和制備方法來研制出同時具有更高劑量存儲、更短擦寫時間和超長存儲時間等特性的高效的納米晶粒MOS FET 存儲器。